Artedas Italia

Il nostro sito è sviluppato per browser più moderni

Aggiorna il tuo browser per vedere il sito correttamente! Guarda quali browser sono compatibili con questo sito

×

Questo sito utilizza cookie che consentono di migliorare l'esperienza di navigazione. Se vuoi saperne di più clicca qui ×

Allegro FPGA System Planner

Tecnologia completa e scalabile per il co-design FPGA-PCB

Riduci gli errori causati dal processo manuale e il tempo necessario a preparare FPGA
Elimina tutte le iterazioni richieste dai processi manuali

FPGA System Planner offre una tecnologia completa e scalabile per il co-design FPGA-PCB che consente agli utenti di creare un' assegnazione dei pin ottimizzata. L' assegnamento dei pin nella FPGA è sintetizzata automaticamente su specifiche dell'utente, basata sulla connettività delle interfacce, sulle regole dell'assegnamento dei pin dei dispositivi FPGA e piazzamento delle FPGA su PCB. Grazie all'assegnazione automatica dei pin, si evitano gli errori causati dal processo manuale e si riduce significativamente il tempo necessario a preparare FPGA da posizionare sul PCB. Grazie a questo approccio vengono eliminate tutte le superflue iterazioni che normalmente un processo manuale richiede, riducendo sensibilmente i tempi del ciclo di disegno.
 

Richiedi info

 

Scarica il Datasheet

Allegro

Scopri i corsi attivi

Il corso Collettivo su OrCAD PCB Editor ha lo scopo di formare i partecipanti a partire dalle fondamenta sino alla generazione degli artwork di produzione. 

Ti interessa un corso? 

 

Richiedi informazioni

 

I pacchetti OrCAD

Scarica OrCAD Gratis

Scarica gratis la versione LITE di OrCAD

Guarda Anche...

OrCAD PCB Editor

L'ambiente interattivo sviluppato per la progettazione di board a qualsiasi livello tecnologico, dalle più semplici alle più complesse.

 

FPGA System Planner vi offre

  • Soluzione scalabile da OrCAD a Allegro GXL
  • Riduzione dei tempi per l'assegnamento iniziale dei pin, accellerando la fase di disegno PCB
  • Accellera l'integrazione tra FPGA e ambienti di disegno Cadence
  • Elimina le superflui e frustranti iterazioni durante il proccesso di layout PCB
  • Elimina prototipi superflui causati da errata ssegnazione di pin
  • Riduce il numero dei layer del PCB ottimizzando l'assegnazione dei pin
  • Abilita la definizione della connettività basandosi sulle interfacce delle FPGA
  • Abilita l'assegnazione dei pin che tenga conto del piazzamento
  • Consente di esplorare l'architettura della FPGA
  • Velocizza la prototipazione di ASIC usando le FPGA
demo Vuoi saperne di più? Richiedi una demo online gratuita

I migliori tool per progettare e produrre