Analisi dell’impedenza con Sigrity X Aurora nel PCB Layout
L’obiettivo di questo articolo è quello di mostrare la procedura step by step per eseguire l’analisi dell’impedenza nel canvas del PCB layout, al fine di individuare rapidamente eventuali discontinuità di impedenza e verificare se l’impedenza soddisfa i constraint definiti.
L’articolo è suddiviso nelle seguenti sezioni (puoi cliccare su quella che ti interessa maggiormente e andarci direttamente):
- Panoramica
- Licenza richiesta
- Allegati
- Modulo 1: Constraint di impedenza nel Constraint Manager
- Modulo 2: Workflow dell’impedenza
- Setup dell’analisi dell’impedenza
- Risultati di simulazione
Panoramica
L’ambiente di analisi e verifica ad alta velocità basato sulla tecnologia Sigrity offre funzionalità di analisi e verifica all’interno dell’ambiente Allegro X PCB Editor. Sigrity X Aurora mette a disposizione diversi flussi di lavoro: Impedenza, Accoppiamento, Crosstalk, Riflessione, Return Path e IR Drop. In questo articolo vedremo l’Impedenza.
Licenza richiesta
Per seguire questo articolo, è consigliata la licenza di Sigrity X Aurora, in quanto offre flussi di lavoro di analisi in Allegro X PCB Editor.
Allegati
Il database utilizzato in questo articolo può essere scaricato a questo link.
Modulo 1: Constraint di Impedenza nel Constraint Manager
Puoi utilizzare il Constraint Manager per individuare eventuali problemi di impedenza, applicando il DRC alle net che presentano impedenze al di fuori dell’intervallo accettabile.
- Lancia Allegro PCB Editor e seleziona licenza Sigrity X Aurora.
- Apri il file di progetto brain_board.brd (link all’inizio dell’articolo).
- Apri il Constraint Manager selezionando Setup > Constraints > Constraint Manager dal menu in alto oppure cliccando sull’icona Contraint Manager nella barra del menù in alto.
- Sul lato sinistro, utilizza il selettore Worksheet e selezionare Electrical > Net > Routing > Impedance.
- Cerca il bus P0_USB_D. Puoi farlo scorrendo l’elenco oppure digitando il nome nel campo di ricerca “Name”.
- Nella colonna Single-line Impedance, imposta l’impedenza desiderata a 45 ohm e la tolleranza al 5%.
Nota che molti DRC sono comparsi nel livello superiore del progetto. Questo controllo DRC dell’impedenza è molto utile per individuare le net i cui valori di impedenza non rientrano nell’intervallo specificato.
Questo controllo DRC non consente di individuare i punti esatti in cui si verifica la discrepanza. L’analisi dell’impedenza in Sigrity X Aurora è uno strumento potente che colma questa lacuna.
- Elimina i constraint assegnati al bus P0_USB_D per rimuovere i DRC.
Modulo 2: Workflow dell’Impedenza
Setup dell’analisi di impedenza
- Lancia Allegro X PCB Editor e seleziona la licenza Sigrithy Aurora.
- Apri il file di progetto brain_board.brd (link in allegato all’inizio dell’articolo).
- Nel menù in alto, seleziona Analyze > Workflow Manager.
- Seleziona Impedance Workflow nel pannello Analysis Workflows.
Nota che gli step obbligatori sono contrassegnati da una X rossa e che diversi link rimangono disabilitati finché tali step non vengono completati.
Ci sono due modi per configurare l’analisi: Net Based e Directed Group. Nell’analisi Net Based vie simulato ogni segmento delle net selezionate, mentre nell’analisi Directed Group vengono simulate solo le porzioni di net specificate da un componente iniziale e da uno o più componenti finali.
- Seleziona Directed Group dal menu a tendina.
- Seleziona il link Select Directed Groups nel workflow.
Questo link serve a creare e selezionare il Directed Group attivo.
La maggior parte della finestra è dedicata alla creazione. I Directed Groups (come metodo) possono essere considerati come una selezione di net basata sui componenti e, come suggerisce il nome, la direzionalità viene indicata selezionando i componenti di inizio e di fine.
- Clicca sul bottone Excluded DC Nets. Come spiega la finestra che si apre, queste sono le Voltage net attualmente definite nel progetto.
- Clicca su Done nella finestra Excluded DC Nets.
- Nel canvas, cerca e clicca prima su U12 e poi su U2.
Nota che U12 e U2 sono ora selezionati rispettivamente come componenti inziale e finale. È possibile ottenere lo stesso risultato digitando U12 nella barra di ricerca a sinistra e U2 in quella a destra, selezionando i checkbox. Puoi anche usare l’opzione Hide R*/L*/C* Components e i caratteri jolly per facilitare il filtraggio degli elementi.
- Assicurati che tutti i box necessari delle net Direct Groups siano selezionati e clicca sul pulsante Create.
Questo creerà un Directed Group con un totale di 12 (X) net, che verrà mostrato in alto nella finestra.
- Ritorna al canvas e seleziona prima J6 e poi U12.
- Deseleziona i nomi delle net P0_USB_ID >> P0_USB_ID_X e P0_VBUS >> N21090237 (X) e clicca su Create. Questo creerà un altro Directed Group, aumentando il totale delle net a 14.
Nota che ora c’è una spunta verde accanto alla voce Select Directed Groups e il link Start Analysis è ora attivo.
- Seleziona il link Set up Analysis Option, proprio sotto il link Select Directed Groups.
C’è solo un’opzione qui, ovvero Detect and model the coplanar traces. Se nel tuo progetto non hai strutture complanari, non è necessario attivare questa opzione.
- Clicca Cancel nella finestra IDA Impedance Analysis Parameters Setup.
- Clicca sul link Start Analysis nel workflow e attendi finché la simulazione è completata.
Risultati di simulazione
- Una volta che l’analisi è completata, seleziona Directed Group e Single Ended nelle impostazioni View Modes.
Nota che il link View Impedance Plots è ora disponibile e che il gruppo attivo è presente nella nell’elenco. I grafici utilizzano la distanza del componente iniziale sull’asse X e, pertanto, sono disponibili quando Directed Group è selezionato in View Modes.
- Seleziona View Impedance Tables nel workflow. Verrà visualizzata una finestra agganciabile Simulation Table.
- Assicurati che il directed group selezionato sia DG_U12_U2.
- Cerca e seleziona la net P0_USB_CLK nella Summary Table (nella parte superiore della finestra). Questo aggiornerà la Detailed Table (parte inferiore della finestra) con l’impedenza di ciascun segmento delle net.
- Cerca il segmento con l’impedenza più alta e cliccaci su 2 volte. Il segmento verrà incentrato sul canvas. Inoltre ciò attiva il layer in cui si trova il segmento, in questo caso, il layer L2_Sig.
- Seleziona View Impedance Visions nel workflow.
Gli overlay, che in precedenza erano disponibili solo nella configurazione affiancata con ERC, sono ora accessibili direttamente nel canvas di Allegro X. Gli overlay utilizzano lo stesso concetto di “visione” introdotto con Timing Vision. Queste nuove visioni di analisi offrono un modo semplice e veloce per ottenere una panoramica generale di ciò che è stato appena analizzato.
- Allarga un po’ l’inquadratura per vedere meglio le net che collegano U12 e U2.
Nota che c’è un’area in cui il valore dell’impedenza aumenta. Ciò accade perché c’è una discontinuità piana nel layer L6_Pwr, che è un layer adiacente. È possibile osservarlo disattivando Impedance Vision e attivando la visibilità dei layer L5_Sig e L6_Pwr.
Se necessario, è possibile utilizzare gli slider sulla scala cromatica per filtrare i valori di impedenza. Nota inoltre il grigio nella parte superiore, che indica le tracce per le quali non è stato trovato alcun riferimento nella struttura dello stack.
- Ritorna alla finestra Simulation Table e cambia il directed group in DG_J6_U12.
- Imposta il menù a tendina Single Ended su Diff Pair. Si tratta degli stessi dati, ma con le coppie differenziali contrassegnate da un codice colore. Nota che la pendenza è stata modificata nella parte alta per tenere conto dei valori di impedenza differenziale e che le net precedentemente visibili non vengono più mostrate. Ciò accade perché le net qui visualizzate sono solo coppie differenziali, che non si trovano nel layer L5_Sig. Queste si trovano nel layer L3_Sign.
- Seleziona View Impedance Plots nel workflow. Assicurati che il tab Bar/Expanded sia selezionato.
Nota che l’etichetta sull’asse X sta è per Distance from Start. Alcune caratteristiche importanti del grafico sono i suggerimenti, il collegamento incrociato al canvas di Allegro e la possibilità di filtrare effettuando selezioni nel pannello Net Name.
Nota: se il grafico è vuoto o non vengono visualizzate tutte le net attive, seleziona il pulsante Restore Nets Filtered On Plot per reimpostare la visualizzazione.
- Seleziona il tab Scatter/Collapsed nel pannello Simulation Plot (se necessario usa Activate all). Questo grafico fornisce una visione globale migliore dell’intero progetto.
- Puoi usare il pulsante Fit per adattare il grafico oppure utilizzare il pulsante Points nella sezione Zoom e trascinare una finestra attorno all’area indicata nel riquadro seguente.
- Clicca sul segmento in alto a sinistra, ovvero quello con l’impedenza più alta. Il segmento verrà messo a fuoco sul canvas.
- Assicurati che sia i layer Top e L3_Sig siano attivati, così che sia possibile vedere il circuito completo.
L’impedenza della coppia differenziale dipende dalla distanza tra le net, oltre che da altri parametri, quali la larghezza delle tracce, la costante dielettrica e la distanza dai pian di riferimento.
- Riduci lo spazio tra le net con l’impedenza più alta e simula nuovamente la board per vedere il valore dell’impedenza che si riduce.
- Se necessario, queste stesse net possono essere analizzate come single-ended semplicemente passando dalla modalità Diff Pair a quella Single Ended. Nota che l’analisi dell’impedenza in Sigrity X Aurora si concentra sull’impedenza delle tracce. Aurora include anche i flussi di analisi Reflection e Crosstalk, che tengono conto dei parametri parassiti dei via nelle simulazioni, qualora fosse necessario estrarre tali dati. Per il controllo del Return Path, l’analisi dell’impedenza in Aurora prevede la verifica dei piani di riferimento delle tracce.
Cosa aspetti? Scopri subito Sigrity X Aurora!