Lunghezza delle tracce del PCB: rimanere nel punto ottimale
Sulla scheda, come nella vita, il tempo è tutto
By John Burkhert Jr
È un vecchio proverbio. (Non lo sono tutti i proverbi per definizione?) Questo consiglio testato nel corso del tempo non era dedicato al popolo della signal integrity, ma ha senso: il tempo è tutto.
I vostri circuiti sono progettati per far succedere le cose nella sequenza corretta. Questo è l’unico modo in cui funzionano quindi, sì, non c’è molto altro che conti se non avere disponibilità di tempo.
Siamo fortunati ad avere la tecnologia che ci aiuta a gestire i Iimiti di tempo. Le X-Net, i pin-pair, e i match-group possono sembrare un po’ spaventosi all’inizio. Dopo aver famigliarizzato con questi strumenti, risultano fantastici per acquisire, eseguire e verificare i progetti più complessi.
Un po’ alla volta
L’accoppiamento delle lunghezze inizia con due nel dominio digitale. A volte, due tracce sono destinate a essere immagini complementari speculari l’una con l’altra. Il pin pair ricevente procede ad un confronto tra i due segnali e decide lo stato della funzione – un logico 1 (uno) o uno 0 (zero).
Dato che sia la traccia positiva che quella negativa soffrono per aver seguito lo stesso percorso, il normale disturbo si annulla. Un piccolo comparatore si trova in fondo in attesa di essere chiamato. Fa quello che deve fare e ci troviamo di fronte alla differenza di tensione tra le due come stato logico ufficiale.
Queste coppie differenziali hanno alcuni dei più rigidi parametri temporali. Volete che le due informazioni raggiungano il ricevente nello stesso istante. Il confronto delle lunghezze deve essere più/meno di alcune migliaia di pollice tra le due. A volte, però, ciò non è ancora abbastanza.
Immaginate che lungo il percorso, una delle onde percorra la linea interna e superi leggermente l’altra onda. Poi passa accanto a un piccolo e odioso alimentatore a commutazione che per un attimo si surriscalderà. Quando la seconda onda arriva, raccoglie il disturbo che non c’era un millisecondo prima.
Quindi, abbiamo ciò che chiamiamo tolleranza di fase dinamica. In questo contesto compensiamo ogni svolta nella coppia riallineando le due tracce con un piccolo rilievo in quella che segue il percorso più breve. La tolleranza di fase statica si ha invece quando consideriamo semplicemente la lunghezza complessiva e procediamo alla compensazione vicino ai pin che trasmettono i segnali.
A parte questo, dobbiamo considerare il problema relativo alla gestione dell’accoppiamento: rigida o non rigida. Con una gestione rigida le piste all’interno della coppia differenziale avranno un isolamento tra di loro uguale o inferiore alla larghezza delle piste stesse.
Mentre con una gestione non rigida le piste avranno un isolamento uguale o superiore al doppio della larghezza delle piste stesse. Il tipo di accoppiamento impatterà maggiormente l’impedenza e il rigetto di rumore piuttosto che con la reale lunghezza, ma è da considerare che la gestione non rigida porterà necessariamente un maggiore sfasamento.
La buona notizia è che mantenendo una gestione non rigida possiamo accettare lunghezza di disaccoppiamento maggiori. Per risolvere i problemi di sfasamento vengono inserite delle protuberanze (bumps) lungo il percorso della coppia.
La maggior parte dei protocolli di comunicazione abituali usano coppie differenziali. Questi includono PCI, USB, MIPI (fotocamere) oltre ad alcune vecchie applicazioni analogiche di buona qualità.
Forse avete visto il retro di un amplificatore che ha uscite bilanciate e sbilanciate. Le uscite bilanciate sono differenziali e sono famose per la loro capacità di funzionare in ambienti rumorosi e per periodi più lunghi.
Un passo avanti
Sarà capitato a molti di vedere piste a forma di serpentina aggrovigliate come “spaghetti” che collegano chip di memoria. Si potrebbe considerare un disegno artistico. Con l’aumentare delle prestazioni dei nuovi dispositivi i requisiti di lunghezza diventano sempre più restrittivi.
Nuove memorie flash
Protocolli flash come SPI, UFS e EMMC tendono a serializzare i dati su un numero inferiore di linee. Tipicamente abbiamo a che fare con quattro coppie, un clock, e un reset. Prima di tutto, dobbiamo fare combaciare le coppie tra loro iI più rigidamente possibile. Infine, le coppie devono anche abbinarsi con il clock che stabilisce l’obiettivo di lunghezza per tutti.
DDR RAM
In merito alle RAM di tipo DDR, il dispositivo viene interrogato quando il clock passa da zero a uno e poi quando torna a zero oscillando continuamente. (Per spiegare in modo adeguato questo argomento ci vorrebbero circa 10.000 parole). Dividiamo la marea di tracce delle DDR in gruppi.
Solitamente, ci sono otto elementi per ciascun Gruppo di Indirizzi e Dati. Questi sono guidati da una serie di segnali di controllo, di comando e di clock. Il numero di gruppi di otto dipende dalla quantità di memoria ma conta su quattro “corsie” per ciascun chip di memoria.
Queste “corsie” a 8-bit registrano il loro valore in una sequenza a cascata e necessitano di un livello di controllo della temporizzazione adeguato all’interno del gruppo.Inoltre, l’obiettivo di lunghezza complessiva è determinato dal clock che è esso stesso una coppia differenziale.
Perciò una possibilità è quella di sbrogliare tutte le connessioni e poi iniziare a modificare la coppia di piste del clock per scoprire che i 2 segnali tracciati (positivo, negativo) non hanno la stessa lunghezza. Quindi, alcuni dei singoli elementi dei gruppi possono essere troppo corti e possono aver bisogno di prolungamenti.
Poi, c’è la pista più esterna che arriva all’angolo estremo del dispositivo di memoria, ed è troppo lunga per l’attuale lunghezza del clock. Tutto ciò che il Sistema vi dirà è che la coppia di clock è sfasata e nel contempo sarà troppo lunga o corta rispetto ad alcuni dei segnali sbrogliati .
Avere il Constraint Manager aperto, se possibile su un secondo schermo, rivelerà le piste più lunghe e le più corte e ciò è molto più efficace che semplicemente continuare a modificare le piste a mano.
Tempo di saggezza
Trovate la pista più lunga del gruppo e verificate se potete eliminare degli angoli per accorciarla. Notate le tracce a forma di “elastico” (piste con angolature particolari) nell’immagine. Potrete fare ciò con tutte le tracce più lunghe della coppia di clock.
Se ciò ha risolto gli errori di lunghezza sulle piste più lunghe, verificate se potete accorciare le piste di clock appena prima che diventino troppo corte. Se, invece, il clock non è ancora abbastanza lungo, gli si aggiunge qualche serpentina fino a farlo combaciare con la lunghezza degli elementi più lunghi, meno la tolleranza consentita.
Infine, se possibile, modificate le inclinazioni a disposizione delle piste più corte così da ridurre la quantità di serpentine da aggiungere per farle combaciare con il clock e gli altri segnali più lunghi. Questa soluzione è la più elegante.
I limiti di tempo fissano l’asticella per i circuiti digitali allo stesso livello in cui l’impedenza guida il mondo analogico. Vogliamo comunque evitare problemi di disadattamento di impedenza nei nostri circuiti ad alta velocità.
Non sbrogliate quindi le piste sopra gli spazi vuoti del piano di massa sottostante (frequentemente creati dai fori di via che collegano il layer plane ai layer di segnale). Sbrogliate le piste che devono essere abbinate per lunghezza il prima possibile nel ciclo progettuale.
Questo vi consente di sapere se avete layer sufficienti per tenere tutto sotto controllo. Usare uno stack-up a basso costo può dirigervi su configurazioni GND-SIG-SIG-GND. Dovete solo stare attenti, in questo caso, a non creare accoppiamenti trasversali tra i layer di segnale.
Alcune tracce devono semplicemente essere controllate in larghezza e devono essere le più corte possibile. Altre tracce analogiche sono usate come linee di ritardo e vanno un pò a zigzag.
Poi, ci sono le tracce digitali che viaggiano a coppie e si sovrappongono a gruppi di varie dimensioni e con requisiti diversi. Si può gestire tutto ciò manualmente se questo è il piano.
Se è così, suggerirei di munirsi di tutori per il polso per risolvere gli inevitabili problemi legati al tunnel carpale. Sul lungo periodo, la conoscenza del foglio di calcolo che stabilisce le regole (Constraint Manager) sarà una proposta progettuale di gran lunga migliore.
Non è un proverbio. Il tempo è tutto. Il tempo è tutto, cosa aspetti?
Prova Cadence OrCAD! Le suite di progettazione PCB di OrCAD offrono, in questo settore, il miglior mix di funzionalità e un’eccellente scalabilità, con varie opzioni che permettono di aggiungere funzionalità in base a ogni specifica esigenza di progettazione.
Scarica la tua prova gratuita e ottimizza i tempi per il disegno del tuo prossimo PCB!
John Burkhert Jr.è un PCB Designer con esperienza nel settore militare, alla Telecom, nel settore hardware di tipo consumer e recentemente, nell’automotive.
All’inizio, specialista RF – costretto a capovolgere il bit di tanto in tanto per soddisfare la necessità progettuale di alta velocità digitale.
Leggi l’articolo originale QUI.