Overview
Design Entry HDL consente ai disegnatori dello schema e ai progettisti PCB di lavorare in parallelo. Gli utenti possono definire regole fisiche ed elettriche e assegnarle al progetto grazie al Constraint Manager. Integrato con Allegro AMS Simulator consente di simulare circuiti analogico-digitali, Design Entry HDL offre inoltre analisi di Signal Integrity e integrazione con il flusso FPGA.
Highlights
Constraint Manager
L’integrazione tra Allegro Design Entry HDL e Allegro PCB Design consente di condividere l’ambiente Constraint Manager; in questo modo le constraint impostate da schema sono direttamente disponibili per l’ambiente PCB, senza nessun problema di interpretazione.
Flussi sincronizzati
La creazione di schemi elettrici in team è realmente possibile con Allegro Design Entry HDL: la sua tecnologia consente di lavorare parallelamente tra schema e PCB, in un flusso sempre sincronizzato.
Key Features
- Input di schemi elettrici e disegni VHDL/Verilog®.
- Assegnazione e gestione di regole elettriche.
- Supporto alle classi di net, bus, extended net (Xnet) e net differenziali.
- Eliminazione delle rilavorazioni grazie ad un potente sistema di gestione delle librerie e del disegno.
- Sincronizzazione dello schema con il PCB.
- Disegno in team controllando le versioni.
- Integrazione di simulazioni di pre e post layout.
- Interfaccia utente personalizzabile.
Supporto
Prova OrCAD gratuitamente
Non hai OrCAD? Non ti preoccupare: puoi approfittare comunque di questa opportunità unica e provarlo gratuitamente, richiedendo una trial.
Richiedi informazioni
Compila il form in tutti i suoi campi