Allegro FPGA System Planner

Overview

FPGA System Planner offre una tecnologia completa e scalabile per il co-design FPGA-PCB, che consente agli utenti di creare un’assegnazione dei pin ottimizzata; questa è poi sintetizzata automaticamente su specifiche dell’utente, basata sulla connettività delle interfacce, sulle regole dell’assegnamento dei pin dei dispositivi FPGA e sul piazzamento delle FPGA su PCB. Grazie all’assegnazione automatica dei pin, si evitano gli errori causati dal processo manuale e si riduce significativamente il tempo necessario a preparare FPGA da posizionare sul PCB. Grazie a questo approccio, vengono eliminate tutte le superflue iterazioni che normalmente un processo manuale richiede, riducendo sensibilmente i tempi del ciclo di disegno.

Key Benefits

Soluzione scalabile da OrCAD a Allegro GXL.
Riduzione dei tempi per l’assegnazione iniziale dei pin, accellerando la fase di disegno PCB.
Integrazione accelerata tra FPGA e ambienti di disegno Cadence.

Key Features

Soluzione scalabile da OrCAD a Allegro GXL.
Riduzione dei tempi per l’assegnazione iniziale dei pin, accellerando la fase di disegno PCB.
Integrazione accelerata tra FPGA e ambienti di disegno Cadence.
Eliminazione delle iterazioni durante il proccesso di layout PCB.
Eliminazione dei prototipi superflui causati da errata ssegnazione di pin.
Riduzione del numero dei layer del PCB, ottimizzando l’assegnazione dei pin.
Abilita la definizione della connettività basandosi sulle interfacce delle FPGA.
Abilitazione dell’assegnazione dei pin che tenga conto del piazzamento.
Esplorazione dell’architettura della FPGA.
Velocità di prototipazione di ASIC usando le FPGA.